Pagina 3 di 6

Re: LTSpice simulazione circuito LC

MessaggioInviato: 13 gen 2021, 12:10
da cianfa72
Ho fatto ulteriori prove con l'opzione uic nella scheda .TRAN

Come dai 2 screenshot allegati sembra ci sia differenza nella simulazione a seconda di come venga impostata la condizione inziale per la corrente dell'induttore L1: a livello globale .ic I(L1)=0 piuttosto che direttamente a livello del componente :roll:

Il comportamento detto e' il medesimo con le 2 versioni di LTspice (IV e XVII)
Test5.png
Simulazione .TRAN UIC con condizione iniziale a livello globale


Test6.png
Simulazione .TRAN UIC con condizione iniziale a livello del componente

Re: LTSpice simulazione circuito LC

MessaggioInviato: 13 gen 2021, 12:28
da PietroBaima
Le simulazioni devono essere fatte bene.

Se imponi che per t<0 passi una corrente di 10A continua nell’induttore, per t=0 l’induttore imporrà che detta corrente continui a scorrere attraverso di lui. A questo punto bisogna vedere cosa succede sul condensatore, perché non essendo la tensione sull’induttore variabile di stato succede che la tensione sull’induttore sarà discontinua, conformandosi a quella sul condensatore.
Se non specifichi una tensione sul condensatore e il simulatore la impone nulla hai un grosso problema, perché questo dovrebbe significare che tutti i 10A passino nel condensatore.
Hai fatto una rete degenere per la quale non è possibile che la variabile di stato sia continua, cosa non fisica.

Imponi bene le condizioni iniziali e farai delle simulazioni che hanno senso.

Re: LTSpice simulazione circuito LC

MessaggioInviato: 13 gen 2021, 15:01
da cianfa72
PietroBaima ha scritto:Se imponi che per t<0 passi una corrente di 10A continua nell’induttore, per t=0 l’induttore imporrà che detta corrente continui a scorrere attraverso di lui. A questo punto bisogna vedere cosa succede sul condensatore, perché non essendo la tensione sull’induttore variabile di stato succede che la tensione sull’induttore sarà discontinua, conformandosi a quella sul condensatore.
Se non specifichi una tensione sul condensatore e il simulatore la impone nulla hai un grosso problema, perché questo dovrebbe significare che tutti i 10A passino nel condensatore.

ok, se ho capito bene quanto dici il modello al tempo t=0 e' il seguente in cui il condensatore C e' di fatto un corto circuito (non essendo specificata il simulatore per default impone tensione nulla per il condensatore)


Se quanto sopra e' corretto una soluzione possibile a t=0 e' tensione di nodo zero e corrente nulla attraverso il condensatore, o sbaglio ?

Re: LTSpice simulazione circuito LC

MessaggioInviato: 13 gen 2021, 15:06
da PietroBaima
Il problema è: dove passava prima la corrente Ig allora?
Dovresti far accendere Ig a t=0.

Re: LTSpice simulazione circuito LC

MessaggioInviato: 13 gen 2021, 15:18
da cianfa72
PietroBaima ha scritto:Il problema è: dove passava prima la corrente Ig allora?
Dovresti far accendere Ig a t=0.

esatto, e non e' quello che fa in sostanza l'opzione uic nella scheda .TRAN ?

Re: LTSpice simulazione circuito LC

MessaggioInviato: 13 gen 2021, 15:28
da PietroBaima
Non lo so.
Quello che volevo dire è di fare attenzione a non generare reti non fisiche.

Re: LTSpice simulazione circuito LC

MessaggioInviato: 13 gen 2021, 15:33
da cianfa72
PietroBaima ha scritto:Non lo so.
Quello che volevo dire è di fare attenzione a non generare reti non fisiche.

Con l'opzione uic nella scheda .TRAN mi aspetto quanto segue:
- elementi reattivi inzializzati a t=0 secondo quanto esplicitamente impostato (altrimenti zero per default)
- generatori in DC avviati al tempo t=0 (ad es. il nostro generatore di corrente)

Avete modo di confermare (o smentire) quanto sopra ?

Re: LTSpice simulazione circuito LC

MessaggioInviato: 13 gen 2021, 16:50
da banjoman
Io uso da una vita (30 anni) SPICE (Berkeley SPICE) o PSPICE ma presumo LTSPICE sia abbastanza identico come comandi.
Detto cio', nel .TRAN, se uno ha impostato delle condizioni iniziali (su induttori, condensatori e quant'altro), deve esplicitamente aggiungere l'opzione UIC che significa in soldoni:

UIC: It is an acronym for "Use Initial Conditions." Unless you include this parameter, PSpice will ignore the initial conditions you set for your inductors and capacitors and will use its own calculated bias point information instead

Non posso inoltre che essere d'accordo con Foto UtentePietroBaima: eviterei di dare in pasto a SPICE reti non realistiche, onde evitare... risultati non realistici e/o effetti collaterali :mrgreen:

O_/
Max

Re: LTSpice simulazione circuito LC

MessaggioInviato: 13 gen 2021, 17:43
da cianfa72
banjoman ha scritto:Io uso da una vita (30 anni) SPICE (Berkeley SPICE) o PSPICE ma presumo LTSPICE sia abbastanza identico come comandi.
Detto cio', nel .TRAN, se uno ha impostato delle condizioni iniziali (su induttori, condensatori e quant'altro), deve esplicitamente aggiungere l'opzione UIC

Ecco....ma come imposti le condizioni inziali per gli induttori, condensatori ? Con la direttiva .ic (globale) oppure direttamente come parametro a livello dei singoli componenti coinvolti (condensatori, induttori) ?

Re: LTSpice simulazione circuito LC

MessaggioInviato: 13 gen 2021, 19:26
da xyz
cianfa72 ha scritto:..oppure direttamente come parametro a livello dei singoli componenti coinvolti (condensatori, induttori) ?

Leggiti il manuale ufficiale di S.P.I.C.E. della Berkeley, tutti i vari *SPICE derivano da quel codice open source rilasciato tanti anni fa, gli induttori e condensatori hanno il parametro IC (Initial Condition)

http://bwrcs.eecs.berkeley.edu/Classes/ ... s.html#316